

# Разработка программно- аппаратной архитектуры многоядерного потокового процессора на ПЛИС

Солдатов Дмитрий, гр.461

Научный руководитель: ст. преп. Б.Н. Кривошеин

Рецензент: к.ф.-.м.н., доцент Н.Ф. Фоминых

# Введение

- Программируемые логические интегральные схемы (ПЛИС)
- VHDL


# О проекте

- Разработка устройства, ориентированного на потоковую обработку данных для встроенных применений



# Постановка задач

- Реализовать архитектуру вычислительного ядра
- Обеспечить МПП возможностью задавать связи между вычислительными ядрами
- Оценить эффективность архитектуры МПП


# Вычислительное ядро



# Коммутатор ядер



# Архитектура МПП



# Выводы

- Тактовая частота устройства - 467MHz
- Масштабируемая архитектура



# Результаты

- Протестирована логика работы каждого модуля и устройства в целом
- Получена синтезируемая архитектура многоядерного потокового процессора
- Получены оценки эффективности архитектуры МПП для потоковых алгоритмов обработки данных